LogicLab
Тригери и двоични броячи
Състоянието има значение: изходът зависи както от входовете, така и от предишното състояние.
1. Последователностни логически схеми
Памет на 1 битRS тригер (NOR, активни високи входове)
S установява Q=1, R нулира Q=0. При S=R=0 се пази предишното състояние; S=R=1 е забранена комбинация.
Q⁺ = S ∨ (¬R ∧ Q), само при S·R = 0
Асинхронно установяване на устойчивото състояние (без часовник).
Следващо състояние при прилагане: 0
Това е идеализиран устойчив модел. И двата RS варианта са асинхронни, RS с E е чувствителен към разрешаващо ниво, а D, JK и T са фронтово задействани. Реални времезакъснения и метастабилност не се симулират.
Таблица на преходите
| Q преди | S | R | Q след | Действие |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | S=R=0: запазва предишното Q. |
| 0 | 0 | 1 | 0 | R=1: нулиране (RESET). |
| 0 | 1 | 0 | 1 | S=1: установяване (SET). |
| 0 | 1 | 1 | – | Забранено състояние S=R=1 при NOR RS тригер. Няма определено следващо Q. |
| 1 | 0 | 0 | 1 | S=R=0: запазва предишното Q. |
| 1 | 0 | 1 | 0 | R=1: нулиране (RESET). |
| 1 | 1 | 0 | 1 | S=1: установяване (SET). |
| 1 | 1 | 1 | – | Забранено състояние S=R=1 при NOR RS тригер. Няма определено следващо Q. |
2. Асинхронни двоични броячи
Ripple counterСумиращ асинхронен брояч: следва 0000, 0001, 0010 ... 1111 и отново 0000 (при четири бита).
След всяко натискане се подава един отрицателен фронт на CLK към най-младшия разряд Q₀. Останалите разряди превключват последователно при пренос/заем. При реверсивния тип посоката се избира.
Последни тактови импулси
| Импулс | Посока | Преди | След |
|---|---|---|---|
| Натисни „Подай CLK ↓“, за да започне броенето. | |||
Показваме логическия ред на превключване, но без реални времена на разпространение. В реалните асинхронни броячи междинните състояния са краткотрайни и могат да доведат до преходни импулси при дешифриране.
3. Брояч по модул N, CLR и LOAD
Допълнение към лекциитеБроячът по модул N има N последователни състояния. При достигане на N−1 следва връщане на 0. Използвай CLR, за да го нулираш, и LOAD, за да зададеш начална стойност.
Това е учебен модел на последователността, а не електрическа симулация на 74161. В този екран CLR и LOAD са незабавни действия. При реалния 74161 паралелното зареждане е синхронно с тактовия фронт, а изчистването има конкретна полярност и времево поведение.